3D集成（三維集成）技術(shù)是什么？

在半導(dǎo)體和微電子領(lǐng)域，垂直堆疊集成電路（IC）或電路的趨勢已經(jīng)成為滿足諸如更高性能，更高功能，更低功耗和更小占位面積等電子設(shè)備要求的可行解決方案。用于實現(xiàn)此目的的各種方法和過程稱為3D集成（三維集成）技術(shù)。

通常，3D集成（三維集成）是一個廣義術(shù)語，其中包括3D晶圓級封裝等技術(shù)；基于 2.5D和3D 插入器的集成；3D堆疊式集成電路（3D-SIC），單片3D集成電路 ; 3D異構(gòu)集成 ; 和3D系統(tǒng)集成。

1. 3D封裝，2.5D中介層和3D IC有什么區(qū)別？

3D封裝是指3D集成（三維集成）方案，該方案在封裝級別依靠傳統(tǒng)的互連方法（例如引線鍵合和倒裝芯片）來實現(xiàn)垂直堆疊。3D封裝的示例包括封裝單個芯片的層疊封裝（PoP），然后將封裝堆疊并通過引線鍵合或倒裝芯片工藝互連；以及使用重新分配層（RDL）和凸點工藝形成互連的3D晶圓級封裝（3D WLP）。

圖1  3D系統(tǒng)由硅載體和有機載體上的邏輯和存儲芯片組成

2.5D中介層是一種配置，其中使用通過中介層的硅通孔（TSV）將管芯并排安裝在硅，玻璃或有機中介層上。（當(dāng)玻璃或有機層壓板用作中介層基板時，分別稱為通孔玻璃通孔（TGV）和襯底通孔（TSV）。）管芯之間的通信通過中介層上制造的電路進行。

CMOS圖像傳感器（CIS）具有TSV作為背面過孔，以形成互連，消除引線鍵合并允許減小尺寸和增加密度。在所有類型的3D封裝中，封裝中的芯片都使用片外信號進行通信，就像將它們安裝在普通電路板上的單獨封裝中一樣。

3D IC可以分為3D堆疊式IC（3D-SIC），這是指堆疊IC芯片并將其與TSV互連；以及真正的3D IC，它們使用fab工藝在單個芯片上堆疊多個器件層，它們可能會也可能不會使用非常細(xì)間距的TSV來形成互連。

2. 什么是硅通孔？

硅通孔（TSV）是使用蝕刻工藝在硅晶圓中創(chuàng)建的孔?；ミB是通過用導(dǎo)電材料（例如銅，鎢或多晶硅）填充TSV來形成的（圖2）。TSV互連的主要優(yōu)點是縮短了信號從一個芯片傳輸?shù)较乱粋€芯片或從一層電路傳輸?shù)较乱粋€芯片的路徑。這允許降低功率，并具有增加互連密度的能力，從而提高功能和性能。TSV本身并不是3D IC。相反，它們是啟用3D IC的基礎(chǔ)。背面通孔還用于其他設(shè)備，例如圖像傳感器，微機電系統(tǒng)（MEMS）和化合物半導(dǎo)體。

圖2  硅通孔示意圖

3. 單片3D IC是什么意思？

單片3D IC并非堆疊晶圓或模片以創(chuàng)建3D IC，而是從基礎(chǔ)晶圓開始，在基礎(chǔ)晶圓上使用傳統(tǒng)的fab設(shè)備添加了結(jié)晶硅，金屬層以及有源和無源電路等附加層（圖3）。垂直互連是使用納米而不是微米范圍的通孔在層之間而不是芯片之間形成的；與TSV一樣。正在開發(fā)幾種不同的方法，主要針對內(nèi)存應(yīng)用程序。整體式3D有時也稱為順序3D。

圖3  3D IC示意圖

4. 什么是3D內(nèi)存？

有被開發(fā)了許多方法來棧存儲器垂直兩個非易失性的（NAND閃存）和揮發(fā)性（DRAM）的存儲器設(shè)備。DRAM方法包括高帶寬內(nèi)存（HBM），美光（Micron）的混合內(nèi)存多維數(shù)據(jù)集和Tezzaron的集成RAM（DiRAM）。所有這些都是基于使用TSV的3D IC（圖3）。三星，東芝和許多其他公司正在基于整體3D方法開發(fā)3D NAND閃存。

圖4  3D 集成內(nèi)存

5. 2.5D插入器技術(shù)有哪些好處？

2.5D技術(shù)蕞初是作為3D IC的橋接技術(shù)而開發(fā)的，現(xiàn)已成長為一個封裝平臺，有望與3D IC共存。與3D-IC不同，僅中介層（而不是管芯本身）需要TSV將有源管芯與封裝襯底相連。這允許使用現(xiàn)有的模具設(shè)計。

6. 3D集成的主要技術(shù)驅(qū)動力是什么？

該光刻步驟和晶圓處理成本增加，一般在下一代芯片的節(jié)點正在推動行業(yè)尋找替代品，以提高我們的電子設(shè)備的性能和功能，降低成本。此外，以小尺寸集成各種技術(shù)（邏輯，內(nèi)存，RF，傳感器等）的需求正在推動業(yè)界將3D集成作為解決方案。

7. 3D集成的市場驅(qū)動力是什么？

3D集成（三維集成）的市場驅(qū)動力始于高 端計算，服務(wù)器和數(shù)據(jù)中心，軍 事和航空航天以及醫(yī)療設(shè)備，因為它們的需求蕞大，并且可以承受當(dāng)前3D集成技術(shù)的成本。平板電腦，智能手機和游戲設(shè)備也在推動這項技術(shù)的發(fā)展。

8. 3D IC面臨哪些挑戰(zhàn)？

盡管許多人聲稱沒有剩余的技術(shù)挑戰(zhàn)，而且可以輕松地解決遺留的問題，但某些工藝步驟仍需要更好的解決方案，例如用于規(guī)劃，實施和驗證2.5D和3D IC的設(shè)計工具，薄晶圓處理，熱管理和測試。主要挑戰(zhàn)是，由于生態(tài)系統(tǒng)的日趨成熟，當(dāng)前的單位成本，數(shù)量低以及實施風(fēng)險。正在努力降低流程成本并簡化整個行業(yè)的合作。提高產(chǎn)量將有助于降低成本。但是，許多3D專家認(rèn)為，實施3D IC將大 大降低系統(tǒng)成本，而剩下的挑戰(zhàn)是教育系統(tǒng)級工程師有關(guān)在其系統(tǒng)中設(shè)計3D IC的好處。

9. 哪些形式的3D集成已經(jīng)投入生產(chǎn)？

圖5  用于BIS CIS的3D IC

CMOS圖像傳感器（CIS）是首批大批量實現(xiàn)通孔背面背面通孔的器件。帶有背面照明（BSI）的CIS現(xiàn)在正在生產(chǎn)中，并且由于CIS堆疊在IC的頂部，因此它是一種3D IC器件（圖5）。Xilinx于2011年推出了其Virtex-7系列所有可編程FPGA的2.5D插入器設(shè)計。在過去的幾年中，Tezzaron交付了少量的DiRAM。

在2014年末，美光和三星將開始生產(chǎn)混合存儲立方體（HMC），這是邏輯設(shè)備頂部的3D DRAM堆棧。SK海力士將同時提供HMC和高帶寬存儲器（HBM）。這些3D集成存儲設(shè)備的批量生產(chǎn)在2014/15年度進行，并在之后幾年內(nèi)繼續(xù)使用邏輯堆棧和異構(gòu)設(shè)備。

如果您還需要了解更多關(guān)于三維3D集成技術(shù)的更新的信息，可以點擊直達(dá)《淺談晶圓級三維集成電路關(guān)鍵技術(shù)》。