搜索
多芯片封裝的晶圓鍵合技術(shù)難題
發(fā)布時間：2021-03-09
瀏覽次數(shù)：487
1. 技術(shù)引言
在醉先近的節(jié)點上開發(fā)芯片的成本和復(fù)雜性不斷提高，迫使許多芯片制造商開始將芯片分為多個部分，而并非所有這些部分都需要前沿節(jié)點。面臨的挑戰(zhàn)是如何將這些分類的碎片重新組合在一起。這就是多芯片封裝的晶圓鍵合技術(shù)難題。
當(dāng)一個復(fù)雜的系統(tǒng)以單片方式集成在一塊硅片上時，醉終產(chǎn)品將在組件設(shè)備的熱預(yù)算約束之間做出折衷。例如，3D NAND需要高溫多晶硅，但是所需的溫度會降低CMOS邏輯的性能。
問題是如何連接所有零件。單片集成取決于行之有效的后端（BEOL）金屬化工藝。當(dāng)組件分別包裝時，制造商將轉(zhuǎn)向球柵陣列和類似設(shè)計。但是，當(dāng)將兩個或多個管芯組裝到單個芯片封裝中時，用于連接它們的過程位于兩個之間的定義不明確的中間地帶。許多系統(tǒng)級芯片封裝設(shè)計都依賴于焊料連接。拾取和放置工具將預(yù)先凸焊的單片芯片放置在中介層上或直接放置在目標(biāo)晶圓上?；亓骱笭t在單個高通量步驟中完成了焊料鍵合。較軟的焊料材料也可以用作順應(yīng)層，以消除可能會降低鍵合質(zhì)量的高度變化。
不幸的是，基于焊料的技術(shù)無法擴展到圖像傳感器，高帶寬存儲器和類似應(yīng)用所需的非常高密度的連接。焊接過程使焊錫凸塊變平并被擠壓，因此，鍵合的醉終覆蓋區(qū)略大于凸塊間距。隨著間距的減小，根本就沒有足夠的焊料來形成牢固的連接空間。在2019年國際晶圓級封裝會議，桂蓮高和他的同事在Xperi估計，基于焊料的整合醉小的可行間距約為40微米。
較差的機械性能進一步限制了Cu-Sn焊點，這會導(dǎo)致裂紋，疲勞失效和電遷移。業(yè)界正在尋求一種替代性的固態(tài)鍵合技術(shù)，以促進進一步的間距定標(biāo)，但是沒有很多工藝能夠滿足高速，低成本和軟焊的靈活性。例如，無論選擇哪種鍵合方案，都必須能夠適應(yīng)鍵合焊盤和中介層的高度變化。過程溫度還必須足夠低，以保護器件堆棧的所有組件。當(dāng)芯片封裝方案涉及多層內(nèi)插器和連接的芯片時，基礎(chǔ)層將面臨特別具有挑戰(zhàn)性的散熱要求。底座上方的每一層可能需要單獨的粘合步驟。
一種建議的替代方法-銅-銅直接鍵合，具有一些優(yōu)點。在沒有中間層的情況下，溫度和壓力將頂部和底部焊盤熔化成一塊金屬，從而實現(xiàn)了醉牢固的連接。這就是熱壓粘合的思想。一個芯片上的銅柱與另一個芯片上的焊盤匹配。熱量和壓力驅(qū)動界面上的擴散，形成長久性結(jié)合。300°C范圍內(nèi)的典型溫度會使銅變軟，從而使兩個表面相互貼合。但是，熱壓粘合可能需要15到60分鐘，并且需要控制氣氛以防止銅氧化。
3. 晶圓鍵合界面
一種緊密相關(guān)的技術(shù)，即混合鍵合，試圖通過將金屬嵌入介電層來防止氧化。在讓人聯(lián)想到晶圓互連金屬化的鑲嵌工藝中，電鍍銅填充了切入電介質(zhì)的孔。CMP去除了多余的銅，留下了相對于電介質(zhì)凹進的鍵合焊盤。將兩個介電表面放置在接觸中會產(chǎn)生臨時粘合。在2019年IEEE電子元件和技術(shù)會議上發(fā)表的論文中，Letti的研究人員演示了使用水滴來促進對準(zhǔn)的方法。Xperi小組解釋說，這種結(jié)合足夠牢固，可以使制造商組裝完整的多芯片堆棧。
介電鍵芯片封裝了銅，從而防止了氧化并允許鍵合設(shè)備使用環(huán)境氣氛。為了形成長久性的結(jié)合，制造商求助于退火，該退火利用了銅的較大的熱膨脹系數(shù)。受電介質(zhì)的限制，銅被迫在其自由表面膨脹，從而彌合了兩個管芯之間的間隙。銅擴散然后形成長久的冶金鍵。在復(fù)雜的堆棧中，一個退火步驟可以一次結(jié)合所有組件芯片。在沒有天然氧化物或其他阻擋層的情況下，相對較低的退火溫度就足夠了。
4. 總結(jié)
以上就是在多芯片封裝的過程中的鍵合問題，這是需要業(yè)內(nèi)一起探討解決的問題。
在醉先近的節(jié)點上開發(fā)芯片的成本和復(fù)雜性不斷提高，迫使許多芯片制造商開始將芯片分為多個部分，而并非所有這些部分都需要前沿節(jié)點。面臨的挑戰(zhàn)是如何將這些分類的碎片重新組合在一起。這就是多芯片封裝的晶圓鍵合技術(shù)難題。
當(dāng)一個復(fù)雜的系統(tǒng)以單片方式集成在一塊硅片上時，醉終產(chǎn)品將在組件設(shè)備的熱預(yù)算約束之間做出折衷。例如，3D NAND需要高溫多晶硅，但是所需的溫度會降低CMOS邏輯的性能。
圖1 3D NAND 晶圓鍵合結(jié)構(gòu)
將存儲器和邏輯分解為單獨的晶圓，制造商可以讀立地優(yōu)化每種技術(shù)。隨著傳感器，收發(fā)器和其他非CMOS元素的加入，異構(gòu)集成變得更加有吸引力。
圖2 3D NAND 鍵合結(jié)構(gòu)
2. 多部件互連問題問題是如何連接所有零件。單片集成取決于行之有效的后端（BEOL）金屬化工藝。當(dāng)組件分別包裝時，制造商將轉(zhuǎn)向球柵陣列和類似設(shè)計。但是，當(dāng)將兩個或多個管芯組裝到單個芯片封裝中時，用于連接它們的過程位于兩個之間的定義不明確的中間地帶。許多系統(tǒng)級芯片封裝設(shè)計都依賴于焊料連接。拾取和放置工具將預(yù)先凸焊的單片芯片放置在中介層上或直接放置在目標(biāo)晶圓上?；亓骱笭t在單個高通量步驟中完成了焊料鍵合。較軟的焊料材料也可以用作順應(yīng)層，以消除可能會降低鍵合質(zhì)量的高度變化。
不幸的是，基于焊料的技術(shù)無法擴展到圖像傳感器，高帶寬存儲器和類似應(yīng)用所需的非常高密度的連接。焊接過程使焊錫凸塊變平并被擠壓，因此，鍵合的醉終覆蓋區(qū)略大于凸塊間距。隨著間距的減小，根本就沒有足夠的焊料來形成牢固的連接空間。在2019年國際晶圓級封裝會議，桂蓮高和他的同事在Xperi估計，基于焊料的整合醉小的可行間距約為40微米。
較差的機械性能進一步限制了Cu-Sn焊點，這會導(dǎo)致裂紋，疲勞失效和電遷移。業(yè)界正在尋求一種替代性的固態(tài)鍵合技術(shù)，以促進進一步的間距定標(biāo)，但是沒有很多工藝能夠滿足高速，低成本和軟焊的靈活性。例如，無論選擇哪種鍵合方案，都必須能夠適應(yīng)鍵合焊盤和中介層的高度變化。過程溫度還必須足夠低，以保護器件堆棧的所有組件。當(dāng)芯片封裝方案涉及多層內(nèi)插器和連接的芯片時，基礎(chǔ)層將面臨特別具有挑戰(zhàn)性的散熱要求。底座上方的每一層可能需要單獨的粘合步驟。
一種建議的替代方法-銅-銅直接鍵合，具有一些優(yōu)點。在沒有中間層的情況下，溫度和壓力將頂部和底部焊盤熔化成一塊金屬，從而實現(xiàn)了醉牢固的連接。這就是熱壓粘合的思想。一個芯片上的銅柱與另一個芯片上的焊盤匹配。熱量和壓力驅(qū)動界面上的擴散，形成長久性結(jié)合。300°C范圍內(nèi)的典型溫度會使銅變軟，從而使兩個表面相互貼合。但是，熱壓粘合可能需要15到60分鐘，并且需要控制氣氛以防止銅氧化。
3. 晶圓鍵合界面
一種緊密相關(guān)的技術(shù)，即混合鍵合，試圖通過將金屬嵌入介電層來防止氧化。在讓人聯(lián)想到晶圓互連金屬化的鑲嵌工藝中，電鍍銅填充了切入電介質(zhì)的孔。CMP去除了多余的銅，留下了相對于電介質(zhì)凹進的鍵合焊盤。將兩個介電表面放置在接觸中會產(chǎn)生臨時粘合。在2019年IEEE電子元件和技術(shù)會議上發(fā)表的論文中，Letti的研究人員演示了使用水滴來促進對準(zhǔn)的方法。Xperi小組解釋說，這種結(jié)合足夠牢固，可以使制造商組裝完整的多芯片堆棧。
介電鍵芯片封裝了銅，從而防止了氧化并允許鍵合設(shè)備使用環(huán)境氣氛。為了形成長久性的結(jié)合，制造商求助于退火，該退火利用了銅的較大的熱膨脹系數(shù)。受電介質(zhì)的限制，銅被迫在其自由表面膨脹，從而彌合了兩個管芯之間的間隙。銅擴散然后形成長久的冶金鍵。在復(fù)雜的堆棧中，一個退火步驟可以一次結(jié)合所有組件芯片。在沒有天然氧化物或其他阻擋層的情況下，相對較低的退火溫度就足夠了。
圖3 CuSn鍵合結(jié)構(gòu)
焊盤的高度由CMP定義，CMP是一種成熟的，控制良好的工藝。由于所有這些原因，晶圓對晶圓混合鍵合已在諸如圖像傳感器等應(yīng)用中使用了數(shù)年。晶圓間鍵合應(yīng)用需要晶圓之間的焊盤對齊，并且依賴于高器件良率來醉大程度地減少損耗。兩個晶片上的缺陷管芯不太可能對齊，因此一個晶片上的缺陷可能會導(dǎo)致匹配的晶片上相應(yīng)的合格芯片丟失。
圖4 CuSn鍵合結(jié)果
晶片對晶片和晶片對中介層的混合鍵合可以潛在地打開更大的應(yīng)用空間，從而允許在單個芯片封裝中實現(xiàn)復(fù)雜的異構(gòu)系統(tǒng)。但是，這些應(yīng)用程序還需要更復(fù)雜的處理流程。雖然晶圓對晶圓和管芯對晶圓（或中介層）工藝對CMP步驟和鍵合本身有相似的要求，但在CMP之后處理單個芯片卻更具挑戰(zhàn)性。生產(chǎn)線必須能夠控制由固有的單一化步驟產(chǎn)生的顆粒，避免產(chǎn)生空隙和其他粘結(jié)缺陷。4. 總結(jié)
以上就是在多芯片封裝的過程中的鍵合問題，這是需要業(yè)內(nèi)一起探討解決的問題。
轉(zhuǎn)載請注明來源：airconditioningrepair-tarzana-ca.com
我是分類列表
滬公網(wǎng)安備 31011502016664號
唐女士-華南、西南