半導(dǎo)體器件邏輯性能上升趨勢

1. 簡介

通過之前的文章的描述，我們知道摩爾定律可能還會發(fā)展8-10年，我們預(yù)計(jì)晶體管密度將遵循Gordon Moore繪制的路徑。但是由于無法降低電源電壓，固定功率下的節(jié)點(diǎn)到節(jié)點(diǎn)性能改進(jìn)（稱為Dennard縮放）已經(jīng)放緩。世界各地的研究人員正在尋找彌補(bǔ)這種速度下降并進(jìn)一步提高芯片性能的方法。由于改善了功率分配，預(yù)期上述掩埋的電源軌將在系統(tǒng)級別提供性能提升。此外，業(yè)內(nèi)著眼于將應(yīng)力整合到納米片和叉片裝置中，并致力于提高線中線（MOL）的接觸電阻。更進(jìn)一步，由于n器件和p器件可以獨(dú)立優(yōu)化，因此順序CFET器件將為合并高遷移率材料提供靈活性。 

2. 怎么提高性能

溝道中的2D材料（例如二硫化鎢（WS 2））有望提高性能，因?yàn)樗鼈兛蓪?shí)現(xiàn)比Si或SiGe更大的柵極長度定標(biāo)。一種有前景的基于2D的設(shè)備架構(gòu)涉及多個(gè)堆疊的薄片，每個(gè)薄片都被柵堆疊包圍并從側(cè)面接觸。仿真表明，這些器件在以1nm節(jié)點(diǎn)或更高為目標(biāo)的按比例縮放的尺寸上可以勝過納米片。雙層WS 2的雙柵晶體管已經(jīng)證明了在300mm晶圓上的柵極長度可降至17nm。為了進(jìn)一步改善這些器件的驅(qū)動(dòng)電流，我們強(qiáng)烈致力于改善溝道的生長質(zhì)量，摻入摻雜劑并改善這些新型材料的接觸電阻。我們試圖通過將物理特性（例如生長質(zhì)量）與電特性相關(guān)聯(lián)來加快這些設(shè)備的學(xué)習(xí)周期。

3. 其他因素

除了FEOL，BEOL中的路由擁塞和RC延遲已經(jīng)成為提高性能的重要瓶頸（圖3）。為了提高通孔電阻，我們正在研究使用Ru或Mo的混合金屬化工藝。我們期望半鑲嵌金屬化模塊可以同時(shí)提高蕞緊密間距金屬層的電阻和電容。半大馬士革將允許我們通過直接構(gòu)圖來增加金屬線的縱橫比（以降低電阻），并使用氣隙作為線之間的電介質(zhì)（以控制電容的增加）。同時(shí)，我們屏蔽了多種替代導(dǎo)體，如二元合金，以替代銅，以進(jìn)一步降低線路電阻。

圖1  BEOL路線圖上的視圖