微系統(tǒng)三維集成技術(shù)的發(fā)展趨勢(shì)（一）

摘要：進(jìn)入新世紀(jì)，微電子的發(fā)展進(jìn)入納電子／集成微系統(tǒng)時(shí)代，人們?cè)诶^續(xù)發(fā)展摩爾定律的同時(shí)，創(chuàng)新了超越摩爾定律的微系統(tǒng)三維集成技術(shù)。介紹了在成像傳感、光集成微系統(tǒng)、慣性傳感微系統(tǒng)、射頻微系統(tǒng)、生 物微系統(tǒng)和邏輯微系統(tǒng)的三維集成技術(shù)的新發(fā)展，包含ＭＥＭＳ和ＩＣ的３Ｄ異構(gòu)集成、具有Ｓｉ插入器的ＳｉＰ３Ｄ集成和異質(zhì)３Ｄ集成等技術(shù)和各自相應(yīng)的特點(diǎn)，以及在各應(yīng)用領(lǐng)域所產(chǎn)生的革命性成果。還介紹了微系統(tǒng)三維集成中有關(guān)ＴＳＶ的可靠性研究的zui新進(jìn)展。

關(guān)鍵詞：微系統(tǒng)；３Ｄ集成；成像傳感；光集成；慣性傳感；射頻（ＲＦ）；生 物；多核邏輯電路；芯片上網(wǎng)絡(luò)；可靠性；異構(gòu)集成

０   引   言

       縱觀世界微技術(shù)近１２０年的發(fā)展，經(jīng)歷了機(jī)械、電機(jī)、真空管、１９４７年的晶體管發(fā)明后的分立器件、１９５８年的集成電路發(fā)明后的微電子，進(jìn)入新世紀(jì)初微技術(shù)已由微電子時(shí)代跨入納電子／集成微系統(tǒng)時(shí)代：集成電路一方面按照摩爾定律繼續(xù)按比例縮小尺寸，特征尺寸從９０ｎｍ／６５ｎｍ／４５ｎｍ／３２ｎｍ／２２ｎｍ／１４ｎｍ向１０ｎｍ進(jìn)軍；同時(shí)也創(chuàng)新出超越摩爾定律的微系統(tǒng)集成新技術(shù)。微系統(tǒng)集成是由微電子、光電子和微電子機(jī)械系統(tǒng)（ＭＥＭＳ）所構(gòu)成的體系結(jié)構(gòu)以及算法所組成，其基本特征是芯片級(jí)的異構(gòu)三維（３Ｄ）集成，比傳統(tǒng)的三維微組裝技術(shù)在體積上縮小至１／１００，而性能上提高１００倍，因此集成微系統(tǒng)新技術(shù)將在信息系統(tǒng)的傳感、通信、處理和執(zhí)行等方面產(chǎn)生革命性的影響。微系統(tǒng)三維集成可采用不同技術(shù)，如由微電子、光電子和ＭＥＭＳ實(shí)現(xiàn)異構(gòu)／異質(zhì)集成，以實(shí)現(xiàn)高度集成的多功能微系統(tǒng)，適應(yīng)在信息的傳感、通信、處理和執(zhí)行等方面的新興應(yīng)用中所要求的小尺寸、低成本和高性能的需求。

       微系統(tǒng)３Ｄ集成技術(shù)的概念始于大規(guī)模集成電路的鍵合和硅穿孔技術(shù)（ＴＳＶ）。１９８９年，Ｍ．Ｋｏｙａｎａｇｉ［１］首 次提出一個(gè)３Ｄ大規(guī)模集成電路的制造方法，將大規(guī)模集成電路的晶圓從背面減薄并鍵合到另一較厚的大規(guī)模集成電路晶圓上；１９９４年，Ｈ．Ｄ．Ｇｏｌｄｂｅｒｇ等人［２］開始把Ｓｉ晶圓間的鍵合技術(shù)用于ＭＥＭＳ剪切應(yīng)力傳感器；１９９５年，Ｔ．Ｍａｔｓｕｍｏｔｏ等人［３］提出了采用ＴＳＶ垂直互連的多層３Ｄ大規(guī)模集成電路（ＬＳＩ），并開發(fā)了多晶硅ＴＳＶ技術(shù)；１９９６年，Ｋ．Ｈ．Ｙｕ等人［４］采用基于微凸點(diǎn)的晶圓鍵合的３Ｄ大規(guī)模集成電路技術(shù)研發(fā)了實(shí)時(shí)微視覺(jué)系統(tǒng)。此后人們基于ＴＳＶ技術(shù)開展了３Ｄ疊層ＬＳＩ和３Ｄ疊層芯片的研發(fā)，以及將該技術(shù)應(yīng)用于成像傳感器芯片。２００６年，Ｍ．Ｓｅｋｉｇｕｃｈｉ等人［５］開發(fā)了低成本的芯片穿孔技術(shù)用于ＣＭＯＳ成像傳感器，并于２００８年將ＴＳＶ技術(shù)首 次用于量產(chǎn)的ＣＭＯＳ成像傳感器的產(chǎn)品。經(jīng)多年的發(fā)展，３Ｄ集成技術(shù)已開始應(yīng)用于批量生產(chǎn)，如現(xiàn)場(chǎng)可編程門陣列（ＦＰＧＡ）、ＣＭＯＳ圖像傳感器、有源像素傳感器、ＭＥＭＳ諧振器和ＭＥＭＳ加速度計(jì)等。

       由于３Ｄ集成技術(shù)具有低成本、高通量的真空封裝和多芯片異構(gòu)集成等特點(diǎn)，使其成為微系統(tǒng)集成的優(yōu)選技術(shù)。微系統(tǒng)三維集成技術(shù)已形成ＭＥＭＳ和ＩＣ異構(gòu)的３Ｄ集成、具有插入器的ＳｉＰ（封裝中的微系統(tǒng)）３Ｄ集成和異質(zhì)３Ｄ集成等發(fā)展路徑，近幾年在成像傳感、光集成微系統(tǒng)、慣性傳感微系統(tǒng)、射頻微系統(tǒng)、生 物微系統(tǒng)、邏輯微系統(tǒng)等方面的應(yīng)用創(chuàng)新和可靠性研究有長(zhǎng)足進(jìn)步。微系統(tǒng)時(shí)代已經(jīng)發(fā)展了十幾年，總結(jié)與分析當(dāng)前微系統(tǒng)三維集成技術(shù)的zui新進(jìn)展，對(duì)在“十三五”發(fā)展微系統(tǒng)三維集成具有很好的借鑒作用。

１   成像傳感

       ＣＭＯＳ成像傳感器、制冷和非制冷紅外焦平面等均廣 泛采用三維集成技術(shù)。成像傳感器和信號(hào)處理集成電路（ＩＣ）采用三維集成技術(shù)具有四種優(yōu)勢(shì)［６］：其一是傳感器和ＩＣ之間能形成較短和高密度的互連；其二是具有大的填充因子；其三是不同層的器件可獨(dú)立優(yōu)化后再集成；其四是允許每一層采用zui適用的制造技術(shù)。成像傳感采用三維集成技術(shù)，可實(shí)現(xiàn)高性能、小尺寸和低成本。近幾年三維集成技術(shù)在成像傳感方面的應(yīng)用創(chuàng)新已有多項(xiàng)成果，正在向計(jì)算成像和智能成像傳感器微系統(tǒng)的方向發(fā)展：采用中空的ＴＳＶ的低成本的芯片穿孔技術(shù)使ＣＭＯＳ成像傳感器得以量產(chǎn)；采用數(shù)千個(gè)高密度ＴＳＶ垂直互連的背照ＣＭＯＳ圖像傳感器的像素達(dá)８００萬(wàn)個(gè)并具有２４０萬(wàn)門的信號(hào)處理芯片；采用ＴＳＶ適當(dāng)?shù)牟季衷O(shè)計(jì)和工藝改進(jìn)，使１．１μｍ像素的背照式ＣＭＯＳ圖像傳感器的暗電流等性能改善；采用芯片的金屬面對(duì)面的三維堆疊技術(shù)實(shí)現(xiàn)３３００萬(wàn)個(gè)像素的３Ｄ疊層ＣＭＯＳ圖像傳感器，向計(jì)算成像進(jìn)軍；采用短路徑混合疊層技術(shù)和三級(jí)循環(huán)結(jié)構(gòu)ＡＤＣ變換電路實(shí)現(xiàn)了１．１μｍ像元尺寸３３Ｍ像素的２４０ｆｐｓ三維疊層ＣＭＯＳ圖像傳感器；采用晶圓鍵合和真空封裝密封ＭＥＭＳ工藝實(shí)現(xiàn)３８４×２８８的像素的硅／鍺硅量子阱紅外微型測(cè)輻 射熱儀焦平面陣列和采用２５６×２５６高密度ＴＳＶ實(shí)現(xiàn)ＨｇＣｄＴｅ紅外焦平面陣列的先進(jìn)３Ｄ混合信號(hào)處理器，向智能成像方向發(fā)展。

       ＣＭＯＳ成像傳感器是低成本ＴＳＶ技術(shù)用于量產(chǎn)的首 款產(chǎn)品［５］，其采用８英寸（１英寸＝２．５４ｃｍ）Ｓｉ晶圓上的芯片穿孔技術(shù)，制備垂直互連：采用ＹＡＧ激光器在Ｓｉ晶圓的背面并對(duì)準(zhǔn)Ａｌ壓塊進(jìn)行消融鉆孔；接著采用真空層壓設(shè)備使環(huán)氧樹脂薄膜完全填滿di一次鉆孔并和Ｓｉ晶圓的背面無(wú)氣隙層壓；和di一次鉆孔的中心對(duì)準(zhǔn)在填充樹脂上進(jìn)行第二次激光鉆孔，顯露出壓塊的背面而不能燒蝕金屬；然后采用半加成法ＰＣＢ電鍍工藝對(duì)Ｓｉ晶圓背面和鉆孔的里面進(jìn)行圖形化電鍍。采用該技術(shù)的傳感器芯片的分辨率為１３０萬(wàn)個(gè)像素，芯片尺寸為６．７５ｍｍ×８．３２ｍｍ，輸出信號(hào)的管腳為６７針。隨著近幾年智能手機(jī)市場(chǎng)的強(qiáng)勁增長(zhǎng)，手機(jī)攝像頭需要更加多元化和增加功能。除了通常圖像傳感器需要的圖像質(zhì)量、速度和下部的傳統(tǒng)像素?cái)?shù)量之外，應(yīng)對(duì)各種各樣的攝影鏡頭有新功能的更高需求。背照明ＣＭＯＳ圖像傳感器可避免位于芯片正面的金屬互連對(duì)入射光的不利影響。２０１３年，Ｓ．Ｓｕｋｅｇａｗａ等人［７］采用ＴＳＶ三維集成技術(shù)把背照ＣＭＯＳ圖像傳感器和６５ｎｍＣＭＯＳ邏輯電路進(jìn)行三維集成，形成１／４英寸８００萬(wàn)個(gè)像素（像素尺寸１．１２μｍ）的背照疊層ＣＭＯＳ成像傳感器，其具有等效２４０萬(wàn)門的信號(hào)處理芯片，而體積僅為傳統(tǒng)兩維集成芯片的７０％（５００萬(wàn)門），且能保持好的圖像質(zhì)量。上部的背照ＣＭＯＳ圖像傳感芯片和下部的ＣＭＯＳ邏輯電路芯片采用具有ＴＳＶ的連接層以實(shí)現(xiàn)互連，是典型的垂直孔型接觸。每個(gè)芯片的ＴＳＶ的數(shù)量約等于行和列的信號(hào)的數(shù)量，還包括電源和接地線路，其數(shù)量達(dá)數(shù)千個(gè)。比較器和計(jì)數(shù)器構(gòu)成了數(shù)字相關(guān)的二重抽樣方案，ＴＳＶ的寄生電阻和電容的變化被補(bǔ)償，因此ＴＳＶ對(duì)圖像質(zhì)量沒(méi)有影響。為了應(yīng)對(duì)疊層像素工藝所引起的工藝挑戰(zhàn)，２０１４年，Ｊ．Ｃ．Ｌｉｕ等人［８］研究了先進(jìn)的３Ｄ堆疊體系結(jié)構(gòu)并用于１．１μｍ像素的背照式ＣＭＯＳ圖像傳感器中。首 次發(fā)現(xiàn)在傳感器陣列下方貼合電路工作時(shí)會(huì)使疊層像素的性能退化的機(jī)理，同時(shí)由于ＴＳＶ中Ｓｉ和Ｃｕ之間的熱膨脹系數(shù)的差異導(dǎo)致的機(jī)械應(yīng)力也會(huì)影響光電二極管和像素晶體管的性能。通過(guò)改善散熱能力的疊層結(jié)構(gòu)以解決像素因溫度上升所致暗電流的增加問(wèn)題；通過(guò)優(yōu)化設(shè)計(jì)ＴＳＶ陣列和像素晶體管及像素陣列之間的安 全區(qū)的距離以及ＴＳＶ的適當(dāng)?shù)牟季衷O(shè)計(jì)，可使通孔３Ｄ的連接對(duì)傳感器性能的影響顯 著減少；其暗電流下降為原來(lái)的２／５，空白像素性能由５．７６×１０－４降至３．６０×１０－４。同年，Ｍ．Ｇｏｔｏ等人［９］報(bào)道了采用在絕緣襯底上的硅（ＳＯＩ）上的直接鍵合工藝制備的具有與像素并聯(lián)的Ａ／Ｄ變換器的三維集成ＣＭＯＳ圖像傳感器，以解決多個(gè)像素共享ＴＳＶ或凸點(diǎn)的問(wèn)題。光電二極管和在ＳＯＩ上的逆變器層采用金電極直接鍵合，為每個(gè)像素提供在像素內(nèi)的Ａ／Ｄ變換。設(shè)計(jì)了具有脈沖頻率輸出ＡＤＣ，同時(shí)制備了具有６４像素的傳感器樣品。所開發(fā)的傳感器成功采集了視頻圖像，并具有超過(guò)８０ｄＢ寬動(dòng)態(tài)范圍的較好線性度，結(jié)果表明，進(jìn)行像素級(jí)的３Ｄ集成的高性能ＣＭＯＳ圖像傳感器是可行的。

       ３Ｄ堆疊和計(jì)算成像是ＣＭＯＳ圖像傳感器發(fā)展的兩個(gè)主要驅(qū)動(dòng)力。由于３Ｄ堆疊技術(shù)可把像素陣列和外圍電路相分離，因此計(jì)算成像的各部分電路塊（立體視覺(jué)、陣列相機(jī)、可重構(gòu)指令單元陣列等）可以與傳感器電路集成在一起并可利用先進(jìn)的ＣＭＯＳ技術(shù)，包括ＦｉｎＦＥＴ。２０１６年，Ｃ．Ｃ．Ｍ．Ｌｉｕ等人［１０］開發(fā)了１．５Ｖ，３３Ｍ像素的３Ｄ疊層ＣＭＯＳ圖像傳感器，所設(shè)計(jì)的電路塊如比較器、讀出器、發(fā)射器和鎖相環(huán)，在邏輯處理中采用數(shù)字架構(gòu)與zui小數(shù)量的電阻和電容。所用的三維堆疊技術(shù)是芯片的金屬面對(duì)面，它可以在背照式的像素陣列下面進(jìn)行３Ｄ連接，和傳統(tǒng)的利用像素陣列外面面積的ＴＳＶ技術(shù)相比，增加了陣列到芯片的面積比率，達(dá)到８２．５％。該疊層芯片展示了在均勻３３Ｍ像素陣列和由４個(gè)相同的８．３Ｍ像素電路單元所構(gòu)成的無(wú)縫圖像讀出電路的中心處的３Ｄ連接。不用開發(fā)新電路，在相同的幀率下可以結(jié)合１６個(gè)緊湊單元用于讀取１３３Ｍ像素陣列且節(jié)省額外的驅(qū)動(dòng)功率。為了適應(yīng)高幀速率的高清ＴＶ的需求，２０１６年，Ｔ．Ａｒａｉ等人［１１］報(bào)道了１．１μｍ像元尺寸３３Ｍ像素的２４０ｆｐｓ三維疊層ＣＭＯＳ圖像傳感器，其具有三級(jí)循環(huán)結(jié)構(gòu)ＡＤＣ變換電路。其和文獻(xiàn)［６］報(bào)道的疊層背照ＣＭＯＳ圖像傳感器不同（像素晶圓和專用集成電路（ＡＳＩＣ）晶圓之間的連接是通過(guò)周邊區(qū)域的ＴＳＶ）；采用像素晶圓（４５ｎｍＣＭＯＳ工藝）和ＡＳＩＣ晶圓（６５ｎｍ邏輯ＣＭＯＳ工藝）之間短路徑的混合疊層技術(shù)以實(shí)現(xiàn)像素面積內(nèi)的連接。１９３２（Ｈ）×４（Ｖ）ＣＤＳ／ＡＤＣ的陣列處在像素面積之下，減少了像素隨機(jī)噪聲；此外，三級(jí)循環(huán)結(jié)構(gòu)ＡＤＣ的流水線和并行操作也有 效減少了轉(zhuǎn)換時(shí)間和功耗。該三維的背照式ＣＭＯＳ圖像傳感器具有低噪聲、低功耗和高像元率的特點(diǎn)。

       在采用微型測(cè)輻 射熱儀焦平面陣列的長(zhǎng)波長(zhǎng)紅外成像領(lǐng)域，采用異構(gòu)三維集成的方法，可避免單片集成方法中熱敏材料難以優(yōu)化的問(wèn)題。因?yàn)?，在異?gòu)的三維集成中，微型測(cè)輻 射熱儀的熱敏電阻材料首先在獨(dú)立的圓片上制備，隨后經(jīng)過(guò)晶圓鍵合、晶圓減薄和后續(xù)的微加工而被轉(zhuǎn)移到預(yù)制好的ＣＭＯＳ基讀出集成電路圓片上。２０１５年，Ｆ．Ｆｏｒｓｂｅｒｇ等人［１２］報(bào)道了檢測(cè)波長(zhǎng)８～１４μｍ的硅／鍺硅量子阱紅外微型測(cè)輻 射熱儀焦平面陣列，該焦平面陣列由３８４×２８８的像素組成，其像素間距為２５μｍ×２５μｍ。已實(shí)現(xiàn)了兩個(gè)不同微型測(cè)輻 射熱儀的焦平面陣列設(shè)計(jì)。其一是傳統(tǒng)的單層微型測(cè)輻 射熱儀的設(shè)計(jì)，硅／鍺硅量子阱熱敏電阻通過(guò)微型測(cè)輻 射熱儀框架并經(jīng)由端子和讀出電路相連；其二是傘形結(jié)構(gòu)設(shè)計(jì)，在該設(shè)計(jì)中微型測(cè)輻 射熱儀的框架被放置在微型測(cè)輻 射熱儀的膜之下以實(shí)現(xiàn)對(duì)像素填充因子的改進(jìn)，長(zhǎng)而窄的框架給熱敏電阻和讀出電路之間提供一個(gè)低熱導(dǎo)，硅／鍺硅量子阱熱敏電阻經(jīng)由穿孔（孔周圍為高摻Ｓｉ層，孔內(nèi)為低應(yīng)力無(wú)定形ＴｉＡｌ層）和ＴｉＡｌ框架與讀出電路相連。紅外焦平面陣列采用ＣＭＯＳ兼容的晶圓鍵合和真空封裝密封ＭＥＭＳ工藝，實(shí)現(xiàn)了晶圓級(jí)的異構(gòu)３Ｄ集成和封裝，且ＣＭＯＳ集成電路的優(yōu)化和微型測(cè)輻 射熱儀材料性能相對(duì)獨(dú)立。三維集成技術(shù)提供了一種實(shí)現(xiàn)大規(guī)模并行信號(hào)處理光電子微系統(tǒng)的路徑，在紅外焦平面陣列芯片之下可垂直集成多個(gè)信號(hào)處理芯片，允許多種像素信號(hào)處理電路整合以提供片上模擬數(shù)字轉(zhuǎn)換、數(shù)據(jù)壓縮、實(shí)時(shí)處理或與“智能”成像傳感器相關(guān)的其他功能。２０１４年，Ｄ．Ｓ．Ｔｅｍｐｌｅ等人［１３］報(bào)道了用于ＨｇＣｄＴｅ紅外焦平面陣列的先進(jìn)３Ｄ混合信號(hào)處理器，其像素級(jí)的３Ｄ互連被排列成２５６×２５６高密度格式，ＴＳＶ孔的間距為３０μｍ、直徑為４μｍ、孔深為３０μｍ。兩種讀出集成電路，模擬和數(shù)字電路分別在兩個(gè)不同的加工廠采用０．３５μｍ和０．１８μｍＣＭＯＳ工藝制備。在疊層工藝中，采用芯片到芯片的焊接，以避免晶圓到晶圓的鍵合所相關(guān)的混合成品率的損失。

       ３Ｄ集成的疊層讀出電路和紅外焦平面陣列再混合集成，全像素的工作率可達(dá)到９９．９％。測(cè)量結(jié)果表明，ＴＳＶ中的Ｃｕ和Ｗ路由結(jié)構(gòu)之間的ＴＳＶ和接觸電阻的總電阻在１Ω量級(jí)。隔離電阻由測(cè)量ＴＳＶ中Ｃｕ和Ｓｉ襯底接觸之間泄漏電流來(lái)確定，其作為電壓的函數(shù)，在３．３Ｖ時(shí)大于１．５ＧΩ。電導(dǎo)測(cè)量ＴＳＶ不同鏈長(zhǎng)度在２５６×２５６的ＴＳＶ表示可操作性超過(guò)９９．９％。

資料整理自網(wǎng)絡(luò)，侵權(quán)刪除。